PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03158077 A

(43) Date of publication of application: 08.07.91

COPYRIGHT: (C)1991, JPO& Japio

(51) Int. CI

H04N 5/16

(21) Application number: 01298465

(22) Date of filing: 15.11.89

(71) Applicant

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:


OKUMURA NAOJI

(54) BLACK LEVEL CORRECTION DEVICE

(57) Abstract

PURPOSE: To suppress an event of a picture to be observed as flicker and to prevent deterioration in the picture quality by varying a black level correction stepwise.

CONSTITUTION: n-Set of 2nd comparator circuits 24 comparing an output S3 of an integration circuit 3 with n-set of setting values B1-Bn and a decoder 25 converting the output into an I bit of binary data are provided. Moreover, a basic black level correction pattern storage section 21 stored with a basic black level correction pattern, a multiplier circuit 22 multiplying an output of the basic black level correction pattern storage section 21 with the output of the decoder 25 and a subtraction circuit 23 subtracting the autput of the multiplier circuit 22 from the output of a delay circuit 1 are provided to the device. Accordingly, black level correction is varied stepwise. Thus, an extreme change in a block level on a screen such that the on/off of black level correction is switched for each frame is avoided and an event of the picture observed as a flicker is suppressed.



99日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-158077

®Int.CI. ⁵

の出願 人

識別記号

庁内整理番号

@公開 平成3年(1991)7月8日

H 04 N 5/16

A 8220-5C

審査請求 未請求 請求項の数 1 (全9頁)

日発明の名称 黒レベル補正装置

@特 頤 平1-298465

❷出 願 平1(1989)11月15日

70発 明 者 奥 村

直司

松下電器産業株式会社

大阪府門真市大字門真1006番地 松下電器産業株式会社内

大阪府門真市大字門真1006番地

砂代 理 人 弁理士 宮井 暎夫

明福書

1. 発明の名称

恩レベル福正装置

2. 特許請求の範囲

入力デジタル輝度信号と第1の設定値との比較 を行うことにより舊面上の黒レベルのドットに対 応して黒レベル信号を出力する第1の比較回路と、 この第1の比較国路から出力される黒レベル信号 を積分して西面上の各ラインの各ドット低にその ドットを中心とする複数盤のドットからなる数小 面積のなかの黒レベル領域の面積の比率を検出す る積分回路と、この積分回路の出力と順次値を地 大させたn僂(nは2以上の整数)の第2の設定 値との比較を画面上の各ラインの各ドット毎に行 うュ個の第2の比較回路と、前紀ュ個の第2の比 校国路の出力をデュードして & ピットの 2 値デー タに変換するデコーダと、前記入力デジタル輝度 信号を前記第1の比較回路。積分回路。☆何の第 2の比較回路およびデコーダによる遅延時間と同 * じだけ選延させる選託回路と、前記入力デジタル

輝度信号のレベルとこの入力デジタル輝度信号のレベルとこの入力デジタル輝度信号のレベルを基本黒レベル確正量との関係を示す基本黒レベル補正量パターンを基本黒レベル補正量があり、たまなの各をでは、これがである。 といっとのでは、これがである。 といっとのでは、これがである。 といっとのでは、これがである。 といっとのでは、これがである。 といっとのでは、これがでは、これがでは、これがでは、これができる。 といっとのでは、これがでは、これがでは、これがでは、これがでは、これがでは、これがでは、これがでは、これがでは、これがでは、これができる。 これができる は、これができる は、これがでは、これがでは、これがでは、これがでは、これができる。 これができる は、これができる は、これがでは、これがでは、これがでは、これがでは、これができる。 これが、これができる は、これができる は、これができる は、これができる は、これができる。 これができる は、これができる は、これができる は、これができる は、これができる は、これができる これができる これができる

3. 発物の詳細な説明

(産業上の利用分野)

--この発明はデテレビジョ-ン爻伝機の面質を改善 -する基レベル雑正装置に関するものである。

(徒 未 の 技 術)

近年、テレビジョン受信機の高面質化が進み、 デジタルテレビジョン受信機も実用化されている。 さらに、西質を改善するための手段として、様々な黒レベル補正装置が提案されている。

以下、図面を参照しながら、上述した黒レベル 補正装置の提案例について説明する。

第6図は黒レベル補正装置の提案例のブロック 図を示すものである。また、第7図は積分回路の 具体構成を示す回路図、第8図は第7図の中の水 平加算回路の具体構成を示す回路図である。

が緩続接続されており、黒レベル信号S2をそれ ぞれ1ラインずつ、全体で2iライン選延させる。 また、各ラインメモリ6の入出力が同時に(2i +1)個の水平加算回路7にそれぞれつながって いる。したがって、(2i+1)ラインの黒レベ ル信号S2が(2i+1)個の水平加算回路7に 同時に入力されることになる。

また、水平加算回路での内部は、2 1個のD-フリップフロップ多が縦続接続され、その(2 1+1)個の入出力は加算回路では、例えば画面上において、あるライン中のあるドット、例えば第9回のドットSを中心として、水平方向左右計でドット(ただし、1-3としている)の無レベル信号を加算している。

つぎに、(2i+1)個の水平加算回路7の出力が各々垂直加算回路8に入り、(i-2とすると)垂直方向5ラインの加算が行われる。その出力としては、S点に対し、第9回のように(2」+1)ドット×(2i+1)ラインの扱小面積に

タル輝度信号のレベルを制御するゲインコントロール回路であり、例えばリードオンリメモリ 5 Aと切換スイッチ 5 Bとで構成されている。

また、第1図の積分回路3の具体構成において、 6、6、4・はそれぞれラインメモリ、7、7、4・ はそれぞれ水平加算回路、8は垂直加算回路である。

さらに、第8図の水平加算回路7の具体構成において、9.9.一はそれぞれローフリップフロップ、10は加算回路である。

以上のように構成された黒レベル補正装置について、以下第2回、第6回、第7回、第8回および第9回ないし第12回を用いて、その動作を説明する。

まず、第2図向に示す入力デジタル輝度信号 Siは、第1の比較回路 2 において、設定値 A との比較が行われ、第2図向に示す悪レベル信号 Siとして出力される。

つぎに、積分回路 3 は、具体的には第 7 図および第 8 図に示すように、2 1 個のラインメモリ 6

おいて黒レベル信号が存在するドットの個数を変 すことになる。

以上の積分動作は、西面上の各ライン毎のドット単位で行われる。つまり、入力デジタル輝度信号が1ドット転送される毎にそのドットを中心とする(2j+1)ドット×(21+1)ラインの微小面積において黒レベル信号が存在するドットの個数が検出されることになる。

つぎに、第2の比較回路4において、第11題 似に示す機分回路3の出力は号5。と設定値Bとの比較がドット単位で行われ、第11回回に示すような悪レベル補正のオン・オフ信号54が出ている。つまり、黒レベル補正のオン・オフ信号54は、第11回回の斜線部分のように黒レベル領域の比率の大きいところは、黒レベル領でするためにハイレベルの信号が出力されて、エレベル循正が行われる。

また、入力デジタル輝度信号は、遅延回路1で

遅延され、第2の比較回路4までの信号遅延量と 選延量が合せられた後、ゲインコントロール同路 5において、入力されるレベルに応じて補正がか けられる (第12図参照、実績は黒レベル補正士 フの場合のゲインコントロール回路 5 の入出力特 性を示し、破級は黒レベル補正オンの場合のゲイ ンコントロール回路5の入出力特性を示している)。 その結果として、第12図のP点~Q点では黒の 浮きを抑え、Q点~R点では黒レベルの伸張を行 い、階調性を良好にしている。この場合、第2の 比較回路4の出力がハイレベルのとき、すなわち 補正を要しないときはスイッチ 5 B が a 側に切り 換わり、ゲインコントロール回路5は実線で示す 入出力特性となる。一方、第2の比較回路4の出 力がローレベルのとき、すなわち樋正を要すると きはスイッチ 5 B が b 側に切り換わり、ゲインコ ントロール回路5は破線で示す入出力特性となる。 破線の入出力特性は、リードオンリメモリSAに アドレス入力とデータ出力との関係で記憶させて ある。

定値Bが1個であり、設定値B近くのシーンにおいては、黒レベル補正のオン。オフが、フィールド毎などに起こることがあり、画像がフリッカ状に見えるため画質が劣化するという課題を有していた。

。この発明の目的は、両質の劣化を防止すること ができる黒レベル補正装置を提供することである。

【課題を解決するための手段】

. 以上のように、この提案例によれば、独分回路 3 として、2 1個のDーフリップフロップ 3 と加 算回路 1 0 とからなる 2 1 個の水平加算回路 7 と、 2 1 個のラインメモリ 6 と、垂直加算回路 8 とを 設けることにより、各ラインの各ドットを中心と する (2 1 + 1) ドット× (2 1 + 1) ラインの 数小面積における黒レベル領域の面積の比率を各 ラインの各ドット毎に検出することができる。

そして、各ラインの名ドット毎に得られた黒レベル領域の面積の比率を設定値Bと比較し、その 比較結果に基づいて黒レベル補正のオン・オフを 各ラインの各ドット毎に行うようにしたので、第 10回に示すように、一つの画面11上に大面積 の黒レベル領域Kと小面積の黒レベル領域しとの 両方が存在するときにも、大面積の黒レベル領域 Kでは黒レベルの補正を行わず、小面積の黒レベル の域はLでは黒レベルの補正を行うことになる。

[発明が解決しようとする課題]

上記のような黒レベル補正装置の構成では、黒 レベル信号の顕統に対する比率の比較のための設

をデコードして1ピットの2値データに変換する デコーダと、前記入力デジタル輝度信号を前記第 1の比較回路。積分回路。 1個の第2の比較回路 およびデコーダによる遅延時間と同じだけ遅延さ せる遅延回路と、前記入力デジタル輝度信号のレ ベルとこの入力デジタル設定信号のレベルに対応 した基本黒レベル補正量との関係を示す基本黒レ ベル補正量パターンを記憶し前記遅延回路の出力 のレベルに対応した基本風レベル補正量を管防上 の各ラインの各ドット伝に出力する基本黒レベル 補正量パターン記憶部と、この基本黒レベル補正 量パターン記憶部から出力された基本思レベル補 正量と前記デコーダから出力されるほどットの2 値データとを乗算する乗算団路と、裏面上の各ラ インの各ドット毎に前記遅延回路の出力から前記 乗算回路の出力を被じて出力デジタル輝度信号と する被算回路とを鍛えている。

(作用)

この発明の構成によれば、第1の比較回路にお いて、入力デジタル輝度信号と第1の設定値との 比較が行われ、画面上の黒レベルのドットに対応 して黒レベル信号が第1の比較回路から出力され る。積分回路では、第1の比較回路から出力され る黒レベル信号が積分され画面上の各ラインの各 ドット毎にそのドットを中心とする微小面積のな かの黒レベル領域の面積の比率が出力される。

第2図および第3図は第1図の各部の故形図を示し、第4図は基本黒レベル補正量パターン記憶部 に記憶させた基本黒レベル補正量パターン、すな わち基本黒レベル補正量パターン配位部のアドレ ス入力とデータ出力との関係を示し、第5図はゲ インコントロール図路の入出力特性を示している。

第1図において、26は比較部で、n個の第2の比較回路24, 一と、デコーダ25とで構成されている。20はゲインコントロール回路で、リードオンリメモリ等からなる基本黒レベル補正量パターン記憶部21と、乗算器22と、減算器23とで構成されている。

n 個の第2の比較回路24は、積分回路3の出力を、順次増大させたn 個の設定値B₁ ~ B_n と比較する。デコーダ25は、n 個の比較回路24を4ビット2値データに変換する。例えば、n = 3、4 = 2で、B₁ < B₂ < B₃ の場合において、積分回路3の出力S₃ が

Sa≤B_l '

では、4が「11』となり、

黒レベル補正量が段時的に増加することになる。 したがって、一つの画面上に面積の異なる黒レベ ル領域が存在する場合に、面積に応じて黒レベル が補正されることになる。

また、黒レベル領域の面積の比率の大きさに応 じて温レベル補正量が段階的に変化することから、 フレーム毎に温レベルの補正のオン・オフが切り 替わるというような振端な画面の揺瘍な風レベル の変化をなくすことができ、質像がフリッカ状に 見えるような現象を抑制することができ、質質を 向上させることができる。

この際、第1の比較回路。積分回路および第2 の比較回路における遅延時間と同じだけデジタル 輝度信号が遅延されて基本黒レベル補正量パター ン記憶部および減算回路へ供給されることになる。

(実施例)

以下、この発明の一実施例の黒レベル補正装置 について、図面を参照しながら説明する。

第1団はこの発明の一実施例における無レベル 補正装置のブロック団を示すものである。また、

B 1 < S 2 ≤ B 2

では、2が「10」となり、

B 2 < S 3 ≤ B 3

では、2か「01」となり、

Sa ZBa

では、ℓが「00」となる。

基本温レベル補正量ペターン記憶部で1は、アドレス入力とデータ出力とを第4図に示すような人出力特性となるように、各アドレスにデータを記憶させている。乗算器22は、基本温レベル補正量ペターン記憶部21の出力とデコーダ25の出力と乗算者22の出力を被算器23は、選延回路1の出力を乗算器22の出力を被算する。したがって、ゲインコントロール回路20から出力される出力デジタル課度信号は、ゲインコントロール回路20から出力に対して、例えばn=3、2=2で、B1

S, SB,

では、第5回の破線の上うな入出力特性となり、

 $B_1 < S_3 \leq B_2$

では、第5図の一点領線のような入出力特性とな り、

 $B_2 < S_3 \leq B_3$

では、第5図の二点鏡線のような入出力特性となり、各々積分回路3の出力の大きさに応じて黒レベルの補正が行われる。

S 3 ≥ B 8

では、第5図の二点額線のような入出力特性とな り、この場合黒レベルの補正は行われない。

上記以外の構成は第6回に示した提案例と同様である。

以上のように構成された風レベル補正装置について、以下、第1団ないし第5団を用いて、その動作を説明する。

まず第2図4の入力デジタル輝度信号Siは、第1の比較国路2において、設定値Aとの比較が行われ、第2図64に示す黒レベル信号Siとして出力される。

つぎに、黒レベル信号S。は、積分回路3にお

ル補正量パターンが入っているので、基本黒レベル補正量パターン配性部 2 1 への入力信号に対応して基本黒レベル補正量が出力される。

以上のように、この実施例によれば、積分回路 3の出力 S a を n 個の設定値 B i ~ B a と比較する n 個の第2の比較回路 2 4 とその出力を 4 ピットの 2 値データに変換する デコーダ 2 5 を設ける いて、前記したとおり画面上の各ラインの各ドット年にそのドットを中心とする複数個のドットからなる微小面積のなかの風レベル領域の面積の比率を示す信号S₃ (第3図()参照)として出力される。

つぎに、n 個の第2の比較回路24において、n 個の設定値 $B_1 \sim B_n$ (第3図参照、ただし、n=3 としている)との比較を行うことで、 $無 \nu$ ベル領接面積の比率を4段時に分けている。

つぎに、そのn個の第2の比較回路24の出力がデコーダ25によって&ビットの2値デークSx (第3図偏参照、ただし、同図ではそれを便宜上 D/A変換した状態で表している)に変換されて 出力される。

一方、入力デジタル輝度信号は、遅延回路1において、前記した所定時間遅延された後、基本思レベル補正量パターン(第4回参照)の入っている基本黒レベル補正量パターン記憶部21にアドレスとして入力される。基本黒レベル補正量パターン記憶部21には、第4回に示した基本黒レベ

とともに、基本県レベル補正量パターンを記憶させた基本県レベル補正量パターン記憶部 2 1 の出この基本県レベル補正量パターン記憶部 2 1 の出力とを乗算回路 2 2 の出力とを乗算回路 2 2 の出力とを乗算回路 2 2 の出力から乗算回路 2 2 の出力から乗算回路 2 2 の出力から乗算回路 2 2 の出力ができる。 これできるというような複雑な両面のを増加しているというような複雑な両面のをができなができる。 またに見えるような現象を抑制することができる。 質質の劣化を助止することができる。

また、積分回路3により第1の比較回路2から 出力される黒レベル信号S2を積分して画面上の 各ラインの各ドット毎にそのドットを中心とする 数小面積のなかの黒レベル領域の面積の比率を求 め、n個の第2の比較回路24により積分回路3 の出力とn個の第2の設定値B1~Bnとの比較 を画面上の各ラインの各ドット毎に行い、n個の 第2の比較回路24の出力に応じて、ゲインコン

トロール回路20で画面上の各ラインの各ドット 毎にデジタル輝度信号のゲインをコントロールし、 微小面積のなかの黒レベル領域の面積の比率が小 さいドットについては黒レベル補正を行い、黒レ ベル領域の面積の比率が大きいドットについては 黒レベル補正を行わないようにしたので、一つの 舌面上に大面積の黒レベル領域と小面積の黒レベー ル領域との両方が存在するときにも、大面積の黒 レベル領域では黒レベルの補正を行わず、小面積 の黒レベル領域では黒レベルの補正を行うことが できる。したがって、ひとつの画面上の大きな面 積を占める黒レベル領域の黒沈みを抑えることが できるとともに同一画面上の小さな面積しか占め ない黒レベル領域の黒浮きを抑えることができ、 西س上の黒レベルの階調性を良好にすることがで **& &** .

(発明の効果)

この発明の黒レベル補正装置によれば、積分回路の出力をn個の数定値と比較するn個の第2の 比較回路とその出力をlビットの2値データに変

す国路図、第8図は第7図における水平加算回路 の具体構成を示す圏路図、第9図は悪レベル信号 様分面積図、第10図は画像の一例を示す図、第 11図は第6図の各部の波形図、第12図はゲイ ンコントロール回路の入出力特性図である。


1…遅延回路、2…第1の比較回路、3…積分回路、21…基本黒レベル補正量ペターン記憶部、22…乗算器、23…被算器、24…第2の比較器、25…デコーダ


特許出願人 极下電器產業株式会社 共宮外 代 理 人 弁理士 宮井暎夫 2.井理 FD版士


4. 図面の簡単な説明

第1図はこの発明の一実施例の思レベル補正装置のブロック図、第2図および第3図はそれぞれ第1図の各部のタイムチャート、第4図は基本黒レベル補正量パターンを示す入出力特性図、第5図はゲインコントロール回路の入出力特性図、第6回は黒レベル補正装置の提案例のブロック図、第7図は第6図における種分回路の具体構成を示


第 2 図














第 5 図




第 9 図








第 6 図



第 7 図



第 8 周

